【儀表網(wǎng) 研發(fā)快訊】近日，西安電子科技大學集成電路學部INSPIRE實驗室在毫米波數(shù)字射頻直接調(diào)制器芯片方向取得重要進展。在集成電路設(shè)計領(lǐng)域國際頂級會議ISSCC(International Solid- State Circuits Conference)上發(fā)表了題為“A 21-to-31GHz DPD-less Quadrature RFDAC with Invariant Impedance and Scalable LO Leakage”的最新研究成果，西電為唯一完成單位，第一作者為錢慧珍教授，第一學生作者為碩士研究生秦梧博，楊銀堂教授、錢慧珍教授為共同通信作者。該研究提出毫米波高線性度RFDAC新型架構(gòu)，首次實現(xiàn)無數(shù)字預(yù)失真高階調(diào)制、比特位可重構(gòu)毫米波正交RFDAC，在21-31GHz工作頻段下支持256QAM、1024QAM、4096QAM等無數(shù)字預(yù)失真寬帶高階調(diào)制。本研究為高線性度數(shù)字發(fā)射機研究開辟了新路線。
 

　　現(xiàn)代高速率無線通信系統(tǒng)對支持毫米波寬帶高階QAM調(diào)制的高性能射頻前端芯片提出了迫切需求，如5G NR FR2，6G通信等?；赗FDAC的數(shù)字發(fā)射機相比傳統(tǒng)模擬發(fā)射機架構(gòu)，具有基帶到射頻直接轉(zhuǎn)換、隨工藝節(jié)點縮小而不斷提升的射頻性能、架構(gòu)靈活、低功耗、高集成度等優(yōu)勢，采用時域和頻域融合的設(shè)計理念，近十多年來取得飛速發(fā)展。然而，現(xiàn)有高速率數(shù)字發(fā)射機設(shè)計仍然存在一些挑戰(zhàn)，存在的多種非線性來源限制了數(shù)據(jù)率的提升，如阻抗隨控制碼變化、本振泄露、工藝/電壓/溫度(PVT)變化、高速率基帶信號失真、記憶效應(yīng)、IQ失配等，且線性度在毫米波段進一步惡化?，F(xiàn)有數(shù)字發(fā)射機線性化技術(shù)，如數(shù)字預(yù)失真、開環(huán)片上線性化技術(shù)、片上自校準環(huán)路等，存在硬件高復(fù)雜度、對頻率或PVT變化不通用、需要額外的比特位以補償ENOB損失、校準環(huán)路限制調(diào)制帶寬等問題。
 

　　研究項目針對現(xiàn)有RFDAC輸出阻抗隨基帶信號變化導致非線性，毫米波寄生效應(yīng)導致線性度、本振泄露惡化，電路線性度對頻率、PVT敏感等久未攻克的難題：(1)提出不變阻抗RFDAC架構(gòu)，以數(shù)字化補償陣列的方式實現(xiàn)阻抗恒定，其內(nèi)在高線性度無需依賴對PVT及頻率敏感的電路調(diào)參(器件、無源電路、偏置電壓等)線性化方式，從根本上消除了RFDAC的阻抗變化非線性來源，因此其高線性度具有高魯棒性、寬帶特性；(2)提出可縮放本振泄露技術(shù)，采用前置數(shù)字預(yù)調(diào)制器的正交RFDAC架構(gòu)進行本振信號的縮放，相比現(xiàn)有無源窄帶本振泄露抵消的設(shè)計方法，具有寬帶、高本振泄露抑制度等優(yōu)勢；(3)提出比特位可重構(gòu)RFDAC架構(gòu)，采用可重構(gòu)串并轉(zhuǎn)換器、可重構(gòu)解碼器、同步/異步切換等技術(shù)，實現(xiàn)無數(shù)字預(yù)失真2×8bit、非線性2×11bit兩種工作模式。
 

采用阻抗補償陣和預(yù)調(diào)制器的無數(shù)字預(yù)失真正交RFDAC原理
 

芯片顯微照片及測試結(jié)果
 

　　基于40nm CMOS工藝，首次實現(xiàn)21-31GHz無數(shù)字預(yù)失真、可重構(gòu)2×8bit/2×11bit正交RFDAC，支持 2.4Gb/s 256QAM、1024QAM、4096QAM等無數(shù)字預(yù)失真寬帶高階調(diào)制，具有內(nèi)在高線性度、寬帶、低功耗、高集成度、高數(shù)據(jù)率、比特位可重構(gòu)的優(yōu)勢，實測調(diào)制帶寬優(yōu)于中電科思儀毫米波矢量信號源。相比此前工作于相近頻段和相同數(shù)據(jù)率的RFDAC(有數(shù)字預(yù)失真)，在相同數(shù)據(jù)率下(2.4Gb/s)EVM和ACLR提升了大于4dB。本研究工作得到了國家自然科學基金重大項目、優(yōu)青項目的支持。