【儀表網(wǎng) 研發(fā)快訊】半導(dǎo)體電子器件和集成電路芯片技術(shù)是現(xiàn)代信息社會(huì)發(fā)展的基石。硅基集成電路在過(guò)去幾十年遵循摩爾定律朝著高密度、高集成度的方向發(fā)展，其基本單元-場(chǎng)效應(yīng)晶體管(FET)的尺寸不斷微縮的同時(shí)性能不斷提高。當(dāng)前，硅基晶體管已接近其物理極限，摩爾定律面臨空前挑戰(zhàn)，亟需開(kāi)發(fā)新型的半導(dǎo)體器件實(shí)現(xiàn)技術(shù)突破。二維半導(dǎo)體具有原子級(jí)厚度和高遷移率及優(yōu)異的柵控特性，是構(gòu)筑下一代晶體管和集成電路芯片的理想載體?！秶?guó)際器件和系統(tǒng)路線圖》(IRDS)已計(jì)劃于2028年將其用于未來(lái)芯片的制造。然而，基于二維半導(dǎo)體的晶體管中高質(zhì)量柵極介電材料的集成卻面臨著重大挑戰(zhàn)。廣泛用于硅基芯片的傳統(tǒng)高κ介電材料(HfO2等)具有三維結(jié)構(gòu)，與二維半導(dǎo)體界面不兼容，嚴(yán)重制約了二維晶體管的性能。如何在二維半導(dǎo)體上集成兼具高質(zhì)量界面和高介電性質(zhì)的介電材料是二維晶體管實(shí)際應(yīng)用面臨的重大技術(shù)難題。
 

　　針對(duì)上述難題，材料學(xué)院、材料成形與模具技術(shù)全國(guó)重點(diǎn)實(shí)驗(yàn)室翟天佑教授團(tuán)隊(duì)基于過(guò)去十余年在新型低維材料領(lǐng)域的研究積累，設(shè)計(jì)并構(gòu)筑了一種新型的復(fù)合介電材料。他們利用無(wú)機(jī)分子晶體Sb2O3作為緩沖層構(gòu)筑Sb2O3/HfO2復(fù)合介電層，在二維晶體管中實(shí)現(xiàn)了兼具高質(zhì)量界面和高介電性質(zhì)的介電層的規(guī)模化集成，成功克服了二維半導(dǎo)體器件領(lǐng)域介電層集成這一共識(shí)性難題。得益于高質(zhì)量介電層的集成，二維晶體管的性能獲得全面提升，多項(xiàng)關(guān)鍵性能指標(biāo)達(dá)到了最優(yōu)。
 

圖1. Sb2O3/HfO2復(fù)合介電層的制備及表征
 

　　研究團(tuán)隊(duì)選用無(wú)機(jī)分子晶體Sb2O3作為范德華緩沖層，以表面無(wú)懸掛鍵的籠狀小分子為結(jié)構(gòu)單元，在熱蒸鍍過(guò)程中分子發(fā)生升華，結(jié)構(gòu)得以保持完整，從而與二維半導(dǎo)體形成無(wú)懸掛鍵的高質(zhì)量界面。與此同時(shí)，Sb2O3的高親水性可有效促進(jìn)原子層沉積過(guò)程中前驅(qū)體的吸附以及高κ介電層(HfO2)的均勻沉積。利用無(wú)機(jī)分子晶體的以上特性，結(jié)合高κ介電材料優(yōu)異的介電性質(zhì)，即可構(gòu)筑兼具高質(zhì)量界面與高介電性能的復(fù)合介電層(圖1)。該方法能在不同二維材料(石墨烯、MoS2等)表面實(shí)現(xiàn)超薄高κ介電層的均勻集成，并與二維半導(dǎo)體形成高質(zhì)量界面，展現(xiàn)出極高的普適性；制備過(guò)程與半導(dǎo)體制造工藝完全兼容，易于實(shí)現(xiàn)規(guī)?；杉肮I(yè)化應(yīng)用。
 

圖2.通過(guò)Sb2O3/HfO2復(fù)合介電層制備的二維晶體管器件的性能表征
 

　　基于Sb2O3/HfO2復(fù)合介電層的二維場(chǎng)效應(yīng)晶體管展現(xiàn)出優(yōu)異的性能。介電層的等效氧化層厚度(EOT)可低至0.67 nm，為當(dāng)前二維晶體管介電層的最低值。優(yōu)異的界面質(zhì)量降低了界面態(tài)密度，以二維MoS2為溝道的FET的亞閾值擺幅低至60 mV/dec，達(dá)到理論極限。晶體管陣列器件呈現(xiàn)出優(yōu)異的均一性，滿足二維晶體管規(guī)?；梢?圖2)。
 

　　得益于復(fù)合介電材料超低的等效氧化層厚度與優(yōu)異的界面質(zhì)量，二維晶體管在0.4 V的超低工作電壓下即可獲得超過(guò)106的開(kāi)關(guān)比，實(shí)現(xiàn)了對(duì)IRDS規(guī)劃先進(jìn)制程硅基晶體管(3nm制程FinFET)的超越，表現(xiàn)出目前場(chǎng)效應(yīng)晶體管中的最高柵極控制效率(圖3)。該研究攻克了二維晶體管中高質(zhì)量介電層集成的難題，突破了長(zhǎng)期以來(lái)制約二維晶體管發(fā)展的關(guān)鍵技術(shù)瓶頸，實(shí)現(xiàn)了二維晶體管中兼具高質(zhì)量界面與高介電性質(zhì)介電層的規(guī)模化集成，并研制了高性能、低功耗的二維晶體管器件，為推動(dòng)二維半導(dǎo)體在未來(lái)集成電路芯片中的應(yīng)用奠定了堅(jiān)實(shí)的基礎(chǔ)。
 

圖3.通過(guò)Sb2O3/HfO2復(fù)合介電層制備的二維晶體管器件與現(xiàn)有技術(shù)的對(duì)比
 

　　該研究項(xiàng)目得到了南京大學(xué)王欣然教授團(tuán)隊(duì)在單層二維半導(dǎo)體薄膜制備方面給予的大力支持，得到了燕山大學(xué)聶安民教授在材料微觀結(jié)構(gòu)表征方面的幫助，得到了我校高義華教授在薄膜親水性測(cè)試方面的支持。