邊界掃描-邊界掃描機(jī)-邊界掃描設(shè)備-jtag邊界掃描-邊界掃描測(cè)試-邊界掃描測(cè)試儀-邊界掃描測(cè)試系統(tǒng)
邊界掃描測(cè)試(Boundary scan test)
邊界掃描測(cè)試發(fā)展于上個(gè)世紀(jì)90年代,隨著大規(guī)模集成電路的出現(xiàn),印制電路板制造工藝向小,微,薄發(fā)展,傳統(tǒng)的ICT測(cè)試已經(jīng)沒(méi)有辦法滿足這類產(chǎn)品的測(cè)試要求。由于芯片的引腳多,元器件體積小,板的密度特別大,根本沒(méi)有辦法進(jìn)行下探針測(cè)試。一種新的測(cè)試技術(shù)產(chǎn)生了,聯(lián)合測(cè)試行為組織(Joint Test Action Group)簡(jiǎn)稱JTAG 定義這種新的測(cè)試方法即邊界掃描測(cè)試。被電工委員會(huì)收錄為IEEE1149.1-1990 邊界掃描測(cè)試測(cè)試訪問(wèn)端口和邊界掃描結(jié)構(gòu)標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)規(guī)定了進(jìn)行邊界掃描測(cè)試所需要的硬件和軟件。自從1990 年批準(zhǔn)后,IEEE 分別于1993 年和1995 年對(duì)該標(biāo)準(zhǔn)作了補(bǔ)充,形成了現(xiàn)在使用的IEEE1149.1a-1993 和IEEE1149.1b-1994。JTAG 主要應(yīng)用于:電路的邊界掃描測(cè)試和可編程芯片的在線系統(tǒng)編程。
邊界掃描的測(cè)試原理:
圖中所示,芯片與芯片緊密著,IC與IC之間有大量的引腳關(guān)聯(lián),通過(guò)JTAG接口4條線,在軟件的控制下,就可以將IC的每個(gè)引腳的狀態(tài)讀取出來(lái)。TDI 為數(shù)據(jù)輸入端,TMS為模式控制端,TCK為時(shí)鐘控制端,TDO為數(shù)據(jù)輸出端。當(dāng)芯片工作于邊界掃描模式下,芯片就像是一個(gè)可編程的芯片,每個(gè)引腳都可控制,讀寫。邊界掃描測(cè)試軟件發(fā)出的掃描數(shù)據(jù)通過(guò)端口TDI進(jìn)入IC,結(jié)合模式控制端口TMS和時(shí)鐘控制端口 TCK,一個(gè)掃描周期里,數(shù)據(jù)輸出端口就獲取一段邊界掃描測(cè)試掃描數(shù)據(jù),邊界掃描測(cè)試通過(guò)分析比較輸入輸出數(shù)據(jù)等運(yùn)算,就可以判斷IC引腳的狀態(tài),不同模式,邊界掃描測(cè)試有不同的數(shù)據(jù)輸出,運(yùn)用不同的模式掃描,從而確定IC功能是否完好,焊接是否良好,是否有開(kāi)短路。
一、邊界掃描測(cè)試系統(tǒng)硬件要求:
1.電腦
2.TAP 接口
3.電源和夾具
二、邊界掃描測(cè)試系統(tǒng)軟件要求:
1.JTAG驅(qū)動(dòng)編程軟件,比如JTAG,ONTAP,Gopel等
2.邊界掃描測(cè)試開(kāi)發(fā)軟件:比如 Labview,VB,C++等系統(tǒng)集成開(kāi)發(fā)軟件
三、邊界掃描測(cè)試系統(tǒng)測(cè)試那些參數(shù):
1.Interconnection test 交聯(lián)性測(cè)試
2.Link test 連接測(cè)試
3.Flash memory test 閃存IC測(cè)試
4.DDRAM test 隨機(jī)存儲(chǔ)器測(cè)試
5.通過(guò)JATG 進(jìn)行非JTAG器件測(cè)試
四、開(kāi)發(fā)邊界掃描測(cè)試系統(tǒng)需要那些文件:
PCBA是否可以用邊界掃描來(lái)測(cè)試,取決于PCBA上是否有支持JTAG功能的IC,除此之外,還需要提供如下基本文件:
1.BSDL file
2.Netlist
3.Schematic(circuit diagram)
更多關(guān)于邊界掃描測(cè)試的詳細(xì)資料請(qǐng)?jiān)L問(wèn)本公司,我們將為您提供更詳細(xì),更豐富的資料。