安捷倫 81130A 脈沖碼型發(fā)生器
安捷倫 81130A 脈沖碼型發(fā)生器
安捷倫 81130A 脈沖碼型發(fā)生器
安捷倫 81130A 脈沖碼型發(fā)生器
安捷倫 81130A 脈沖碼型發(fā)生器
81130A 脈沖/碼型發(fā)生器|Agilent|安捷倫|脈沖信號源|400MHz
品牌: 安捷倫 | Agilent | 惠普 | HP
- 與外部時鐘同步(固定和可變延遲)
- 2ns可變躍變時間,在50Ω上達(dá)10Vpp(開路為20Vpp)
- 達(dá)500ps(ECL)的快速躍變
- 2ps定時分辨率
- 0.01%的頻率準(zhǔn)確度
- 任何定時參數(shù)變化時無毛刺和陷落
- 脈沖、脈沖列、模式（數(shù)據(jù)）工作方式，數(shù)據(jù)序列
- 可增加模擬或數(shù)字通道
- 1或2個通道
- 4種型號的軟件99%兼容
Agilent 81100脈沖/數(shù)據(jù)發(fā)生器家族使用同樣的工作方式（前面板和程序），并與廣為使用的8110A兼容，以保護(hù)您當(dāng)前和未來的投資。81110A作為81104A和81101A的超集使隨未來需要的增長非常容易。
用于測試數(shù)字設(shè)計和部件的信號
81100家族可產(chǎn)生測試當(dāng)前邏輯技術(shù)（CMOS,TTL,LVDS,ECL等）所需的所有標(biāo)準(zhǔn)脈沖，多電平波形，數(shù)字模式和數(shù)據(jù)，并可達(dá)660MHz。除81130A外，所有型號都可通過無毛刺和陷落的定時參數(shù)改變而連續(xù)工作。
平穩(wěn)地集成到自動測試系統(tǒng)
各種附件，以及81101A和81104A 99%向上的兼容使81110A只需通過儀器的物理改變就可隨未來的需求而成長。
技術(shù)指標(biāo)
| 主機(jī) | 81101A | 81104A | 81110A | 81110A | 81130A | 81130A |
| 輸出通道 | 包括 | 81105A | 81111A | 81112A | 81131A | 81132A |
| 定時1 | ||||||
| 頻率范圍 | 1mHz-50MHz | 1mHz-80MHz | 1mHz-165MHz | 1mHz-330MHz | 1Hz-400MHz | 1Hz-660MHz |
| 50Ω源2 | 50MHz典型值 | 50MHz典型值 | 60MHz典型值 | N/A | N/A | N/A |
| *大數(shù)頻率 | - | 160Mbit/s | 330Mbit/s | 660Mbit/s | 800Mbit/s7 | 1.32Mbit/s7 |
| 定時 分辯率 | 3.5字 *好情況為5ps | 3.5字 *好情況為5ps | 3.5字 *好情況為5ps | 3.5字 *好情況為5ps | 4字 *好情況為2ps | 4字 *好情況 為2ps |
| 帶PLL的精度(不帶時) | 0.01%(5%)3 | 0.01%(5%)3 | 0.01%(0.5%在自校準(zhǔn)后的典型值; 不自校準(zhǔn)為3%) | 0.01%(0.5%在 自校準(zhǔn)后的 典型值; 不自校準(zhǔn)為3%) | (±100ppm) | (±100ppm) |
| 帶PLL的抖動RMS (不帶時) | 0.001%+15ps (0.01%+15ps)3 | 0.001%+15ps (0.01%+15ps)3 | 0.001%+15ps (0.01%+15ps)3 | 0.001%+15ps (0.01%+15ps)3 | 0.001%+10ps | 0.001%+10ps |
| 寬度范圍 | 10ns至 (周期-10ns) | 6.25ns至 (周期-6.25ns) | 3.03ns至 (周期-3.03ns) | 1.515ns至 (周期-1.515ns) | 1.25ns至 (周期-1.25ns) | 750ps至 (周期-750ps) |
| 精度 | ±5%±500ps | ±5%±250ps | 在自校準(zhǔn)后為 ±0.5%±250ps 未自校準(zhǔn)為 ±3%±250ps | 在自校準(zhǔn)后為 ±0.5%±250ps 未自校準(zhǔn)為 ±3%±250ps | >170kHz: ±0.01% ±200ps <170kHz: ±0.06% | >170kHz: ±0.01% ±200ps <170kHz: ±0.06% |
| 時滯 | N/A | N/A | N/A | N/A | ±25ns | ±25ns |
| 延遲 (外輸入至輸出) (外輸入至觸發(fā)輸出) | 28.5ns固定值 12ns固定值 | 27ns固定值 12ns固定值 | 26ns固定值 12ns固定值 | 22ns固定值 12ns固定值 | 47ns固定值 ±1周期 15ns±1周期 | 47ns固定值 ±1周期 15ns±1周期 |
| 附加變量 延遲范圍 精度4 | 0ns至 (周期-20ns) ±5%±1ns | 0ns至 (周期-12.5ns) ±5%±0.5ns | 0ns至 (周期-3.03ns) 在自校準(zhǔn)后為 ±0.5%±0.5ns 未自校準(zhǔn)為±3%±0.5ns | 0ns至 (周期3.03ns) 在自校準(zhǔn)后為 ±0.5%±0.5ns 未自校準(zhǔn)為 ±3%±0.5ns | 0ns至3.00us <170kHz:±0.01%±100ps >170kHz:±0.035%周期 | 0ns至3.00us <170kHz:±0.01%±100ps >170kHz:±0.035%周期 |
| 雙脈沖 延遲范圍 | (寬度+10ns)至 (周期-寬度-10ns) | (寬度+6.25ns)至 (周期-寬度-6.25ns) | (寬度+3.03ns)至 (周期-寬度-3.03ns) | (寬度+1.5ns)至 (周期-寬度-1.5ns) | N/A | N/A |
| 躍變時間 范圍(10/90) 在1kΩ源阻抗 | 5ns至200ms 可變 6ns典型值 | 3ns至200ms 可變 5ns典型值 | 2ns至200ms 可變 5ns典型值 | 0.8ns或1.6ns 可選 N/A | 0.8ns至1.6ns 可選 N/A | 2.2V為500ps典型值; ECL為250ps典型值 N/A |
| 電平/脈沖性能5 | ||||||
| 幅度 50Ω在50Ω上 1kΩ在50Ω上 | 100mVpp-10.0Vpp 200m Vpp-20.0Vpp | 100mVpp-10.0Vpp 200m Vpp-20.0Vpp | 100mVpp-10.0Vpp 200m Vpp-20.0Vpp | 100mVpp-3.8Vpp N/A | 100mVpp-3.8Vpp N/A | 100mVpp-2.4Vpp N/A |
| 電平窗 1kΩ在50Ω上 | -10.0V~+ 10.0V -20.0V~+ 20.0V | -10.0V~+ 10.0V -20.0V~+ 20.0V | -10.0V~+ 10.0V -20.0V~+ 20.0V | -2.0V~+ 3.8V N/A | -2.0V~+ 3.8V N/A | -2.0V~+ 3.0V N/A |
| 精度 50Ω在50Ω上 1K Ω在50Ω上 | ±(3%+75mV) ±(5%+ 150mV)6 | ±(3%+75mV) ±(5%+150mV)6 | ±(1%+50mV) ±(5%+ 100mV)6 | ±(2%+50mV) N/A | ±(2%+50mV) N/A | ±(5%+50mV) N/A |
| 輸出 連接器 | BNC單端 | BNC單端 | BNC單端 | BNC差分 | SMA(f)3.5mm 差分 | SMA(f)3.5mm 差分 |
| 源阻抗 精度 | 可選 50Ω或1kΩ ±1%,典型值 | 可選 50Ω或1kΩ ±1%,典型值 | 可選 50Ω或1kΩ ±1%,典型值 | 50Ω ±1%,典型值 | 50Ω ±1%,典型值 | 50Ω ±1%,典型值 |
| *大 外電壓 | ±24V | ±24V | ±24V | -2.2V至+5.5V | -2.2V至+5.5V | -2.2V至+4V |
| 短路電流 | ±400mA*大 (通道增加時加倍) | ±400mA*大 (通道增加時加倍) | ±400mA*大 (通道增加時加倍) | -84mA 至+152mA | -84mA 至+152mA | -80mA 至+120mA |
| 動態(tài)串?dāng)_ 基線噪聲 過沖/脈沖/振鈴 | <0.1%典型值 10mV RMS典型值 ±5%幅度 ±20mV | <0.1%典型值 10mV RMS典型值 ±5%幅度 ±20mV | <0.1%典型值 10mV RMS典型值 ±5%幅度 ±20mV | <0.1%典型值 4mV RMS典型值 ±5%幅度 ±50mV | <0.1%典型值 4mV RMS典型值 ±5%幅度 ±50mV | <0.1%典型值 2mV RMS典型值 ±5%幅度 ±50mV |
| 模式/數(shù)據(jù)能力 | N/A | 16Kbit/通道 和選通輸出 | 16Kbit/通道 和選通輸出 | 16Kbit/通道 和選通輸出 | 64Kbit/通道 | 64Kbit/通道 |
| 序列 | N/A | N/A | N/A | N/A | 達(dá)4段,1個循環(huán)(循環(huán)數(shù)從1至220次),1個跳變 | 達(dá)4段,1個循環(huán)(循環(huán)數(shù)從1至220次),1個跳變 |
| 格式 | N/A | RZ,NRZ,DNRZ | RZ,NRZ,DNRZ | RZ,NRZ,DNRZ | R1,RZ,NRZ, DNRZ | R1,RZ,NRZ, DNRZ |
| 脈沖列 | 單或雙脈沖 脈沖數(shù) 2-65536 | 單或雙脈沖 脈沖數(shù) 2-65536 | 單或雙脈沖 脈沖數(shù) 2-65536 | 單或雙脈沖 脈沖數(shù) 2-65536 | 單脈沖 脈沖數(shù) 2-65536 | 單脈沖 脈沖數(shù) 2-65536 |
| 觸發(fā)方式 | 連續(xù) 觸發(fā) (外,內(nèi),手動) 門控 (外,內(nèi),手動) 外寬度 | 連續(xù) 觸發(fā) (外,內(nèi),手動) 門控 (外,內(nèi),手動) 外寬度 | 連續(xù) 觸發(fā) (外,內(nèi),手動) 門控 (外,內(nèi),手動) 外寬度 | 連續(xù) 觸發(fā) (外,內(nèi),手動) 門控 (外,內(nèi),手動) 外寬度 | 連續(xù) 門控 (外,內(nèi),手動) 起動 (外,手動) | 連續(xù) 門控 (外,內(nèi),手動) 起動 (外,手動) |
| 輸入 | PLL基準(zhǔn)輸入, 時鐘輸入, 外輸入 | PLL基準(zhǔn)輸入, 時鐘輸入, 外輸入 | PLL基準(zhǔn)輸入, 時鐘輸入, 外輸入 | PLL基準(zhǔn)輸入, 時鐘輸入, 外輸入 | PLL基準(zhǔn)輸入, 時鐘輸入, 外輸入 | PLL基準(zhǔn)輸入, 時鐘輸入, 外輸入 |
| 負(fù)載補(bǔ)償 | 可送入實際 負(fù)載值以顯 示實際輸出 | 可送入實際 負(fù)載值以顯 示實際輸出 | 可送入實際 負(fù)載值以顯 示實際輸出 | N/A | N/A | N/A |
| 其它輸出 | 觸發(fā)輸出 選通輸出 | 觸發(fā)輸出, 選通輸出 (16Kbit用戶可定義模式) | 觸發(fā)輸出, 選通輸出(16Kbit用戶可定義模式) | 觸發(fā)輸出, 選通輸出 (16Kbit用戶可定義模式) | 觸發(fā)輸出 | 觸發(fā)輸出 |
| 極限 | 可編程的高和低電平,以保護(hù)被測設(shè)備 | 可編程的高和低電平,以保護(hù)被測設(shè)備 | 可編程的高和低電平,以保護(hù)被測設(shè)備 | 可編程的高和低電平,以保護(hù)被測設(shè)備 | 可編程的高和低電平,以保護(hù)被測設(shè)備 | 可編程的高和低電平,以保護(hù)被測設(shè)備 |
| 通道增添 | N/A | 模擬 | 模擬 | N/A | EXOR | EXOR |
| 1以連續(xù)工作和50Ω源阻抗在*快躍變的50%幅度處測量2對81005A和8111A，源阻抗可選為50Ω或1kΩ3若使用可起振振蕩器(PLL未激活)4恒定幅度5電平指標(biāo)在5ns(81112A,81131A)或30ns(81111A,81132A)典型穩(wěn)定時間后有效6在±19V窗內(nèi)施加脈沖7僅適用于內(nèi)部通道添加 | ||||||
| 模擬通道增添 | 81104A,帶兩個輸出模塊 (81105A) | 81110A,帶兩個輸出模塊 (81111A) | ||||
| 幅度 50Ω在50Ω上 1kΩ在50Ω上 | 100mVpp至20.0Vpp 200mVpp至20.0Vpp | 100mVpp至20.0Vpp 200mVpp至20.0Vpp | ||||
| 源阻抗 | 可選50Ω或1kΩ | 可選50Ω或1kΩ | ||||
| 電平窗50Ω在50Ω上 1kΩ通道 | -20.0V至20.0V -20.0V至20.0V | -20.0V至20.0V -20.0V至20.0V | ||||
| *大頻率50Ω通道 1kΩ通道 | 60MHz典型值 15MHz典型值 | 60MHz典型值 15MHz典型值 | ||||
| *小躍變50Ω通道 1kΩ通道 | 2.5ns典型值(單通道), 5ns典型值(雙通道) 20ns典型值,在兩個通道上 | 2ns典型值(單通道), 5ns典型值(雙通道) 20ns典型值,在兩個通道上 | ||||
